



شمارنده ها

آزمایشگاه مدار های منطقی – گزارش کار آزمایش شماره 3

استاد

دکتر شاهین حسابی

دانشگاه صنعتی شریف

بهار 1405

تیم شماره 2 :

محمد مهدی مرادی - 403106681

محمد امین فخری - 402106253

فهرست

3	هدف آزمایش.....
3	1- شمارنده دودویی آسنکرون
3	1-1- شمارنده بالا/پایین شمار
6	1-2- شمارنده آسنکرون با سیگنال های count/load
10	2-شمارنده دودویی سنکرون
12	3-شمارنده BCD
14	نتیجه و بحث

هدف آزمایش:

هدف از انجام این آزمایش پیاده سازی و آشنایی با نحوه کارکرد انواع شمارنده ها است. در این آزمایش ما انواع شمارنده ها با فلیپ فلاپ JK و شمارنده BCD را در نرم افزار proteus پیاده سازی میکنیم.

1. شمارنده دودویی آسنکرون:


1-1. شمارنده بالا/پایین شمار :

1-1-1. قطعات استفاده شده در مدار:

- فلیپ فلاپ JK
- Logicstate & Logicprobe
- گیت های and, or, xor, not
- ترمینال های power & ground & default


2-1-1. شرح آزمایش:

با استفاده از 4 عدد فلیپ فلاپ JK مدار را مانند شکل 1 میبندیم.




شکل 1

با استفاده از یک گیت xor، از یکسان بودن سیگنال های count_up و count_down جلوگیری میکنیم. چون کلاک ما در این مدار active-low است، باید خروجی Q فلیپ فلاپ را با سیگنال count_up اندکنیم و به کلاک فلیپ فلاپ بعدی بدهیم. مدار بسته شده در پروتئوس را در شکل 2 مشاهده میکنید.




شکل 2

برای تست مدار ابتدا سیگنال count_up را یک میکنیم تا مدار ما شروع به شمارش در جهت بالا بکند. در شکل های 3 و 4 میبینیم که مدار ما از عدد 0 شمارش را آغاز کرده و تا عدد 15 پیش رفته است.




شکل 3




شکل 4

برای مثال بعد، در تست بعدی سیگنال count_down را یک میکنیم و به عنوان مثال میبینیم که شمارنده ما از عدد 10 به عدد 6 رسیده است. (شکل 5 و 6)



شکل 5



شکل 6


2-1. شمارنده آسکرون با سیگنال های count/load:

1-2-1. قطعات استفاده شده در مدار:

- فلیپ فلاپ JK
- Logicstate & Logicprobe
- گیت های and, or, xor, not
- ترمینال های power & default

2-2-1. شرح آزمایش:


در این قسمت به جای سیگنال های count_down و count-up ما سیگنال های load و count را داریم که باید طبق شکل 7 به ازای هر حالت این دو سیگنال، مدار ما کارکرد مناسبی داشته باشد.



شکل 7


برای انجام اینکار ابتدا همان مدار بخش 1-1 را کپی میکنیم. به ازای $load = 0$ و $count = 0$ همان کارکرد مدار 1-1 را دارد وقتی که $count_up = 1$ است و وقتی $load = 0$ و $count = 1$ همان کارکرد مدار 1-1 را دارد وقتی که $count_down = 1$ است. برای حالت $load = 1$ ، ما صرفاً باید کاری کنیم که کلاک ما عمل نکند چون که در این حالت یا مدار در استیت do nothing است و یا در استیت parallel load است، که ما برای انجام این کار نات سیگنال load را با کلاک and میکنیم.

در آخر هم وقتی که $load = 1$ و $count = 0$ است باید عمل load را انجام دهیم. برای انجام این کار با گذاشتن 4 تا logicstate برای هر بیت و and کردن خود و نات این logicstate با سیگنالی که از and کردن خود load و نات count بدست میاید، میتوانیم این کار را انجام دهیم. در آخر هم این 2 سیگنال را به ورودی های set و reset فلیپ فلاپ میدهیم. در نهایت هم مدار مورد نظر در شکل 8 قابل مشاهده میباشد.




شکل 8

به عنوان مثالی از درستی کارکرد مدار، حالت parallel load را تست میکنیم، بدین منظور سیگنال load را 1 و سیگنال count را 0 میدهیم. حالا میتوانیم اعداد مورد نظر را وارد مدار کنیم. در شکل 9 عدد 6 را وارد مدار کردیم و حالا اگر بخواهیم میتوانیم شمارش را از عدد 6 آغاز کنیم که طبق شکل 10 میبینیم که وقتی مدار را به حالت بالا شمار در آورديم، از عدد 6 به عدد 7 رفته است.



شکل 9



شکل 10

2. شمارنده دودویی سنکرون:

2-1. قطعات استفاده شده در مدار:

- فلیپ فلاپ JK
- Logicstate & Logicprobe
- گیت های and, or, xor, not
- ترمینال های power & default

2-2. شرح آزمایش:

مطابق خواسته‌ی آزمایش، مدار مورد نظر باید اعداد 0 تا 7 را به گونه ای بشمارد که هر 2 عدد متوالی 3 واحد اختلاف داشته باشند؛ به عبارتی، شمارنده طراحی شده باید دنباله $\{0 < - 3 < - 6 < - 1 < - 4 < - 7 < - 2 < - 5 < - 0\}$ را بشمارد. یک سیگنال X هم داریم که اگر یک باشد شمارش رو به بالا خواهد بود و اگر صفر باشد شمارش رو به پایین خواهد بود.

با توجه به این که قرار است مدار با JKFF طراحی شود، ابتدا با رسم جدول حالت با توجه به مقدار ورودی، مقادیر هر کدام از J و K ها را تعیین می‌کنیم:

Q2	Q1	Q0	X = 0			X = 1			J2K2		J2K2		J1K1		J1K1		J0K0		J0K0	
			Q2	Q1	Q0	Q2	Q1	Q0	X = 0	X = 1	X = 0	X = 1	X = 0	X = 1	X = 0	X = 1	X = 0	X = 1	X = 0	X = 1
0	0	0	1	0	1	0	1	1	1	x	0	x	0	x	1	x	1	x	1	x
0	0	1	1	1	0	1	0	0	1	x	1	x	1	x	0	x	x	1	x	1
0	1	0	1	1	1	1	0	1	1	x	1	x	x	0	x	1	1	x	1	x
0	1	1	0	0	0	1	1	0	0	x	1	x	x	1	x	0	x	1	x	1
1	0	0	0	0	1	1	1	1	x	1	x	0	0	x	1	x	1	x	1	x
1	0	1	0	1	0	0	0	0	x	1	x	1	1	x	0	x	x	1	x	1
1	1	0	0	1	1	0	0	1	x	1	x	1	x	0	x	1	1	x	1	x
1	1	1	1	0	0	0	1	0	x	0	x	1	x	1	x	0	x	1	x	1


سپس، با رسم جدول کارنو، هر یک از J و K ها را به دست می‌آوریم. (جدول کارنو را صرفاً برای محاسبات استفاده نمودیم و از رسم آنها در اینجا صرف نظر می‌کنیم. در اینجا صرفاً جواب نهایی آمده است.)

$$J_2 = K_2 = X \cdot Q_1 + X' \cdot Q_0' + Q_1' \cdot Q_0$$

$$J_1 = K_1 = X \oplus Q_0$$


$$J_0 = K_0 = 1$$

حالا با استفاده از این فرمول ها مدار را با 3 عدد فلیپ فلاپ JK میبندیم.(شکل 11)



شکل 11

برای اطمینان از صحت عملکرد مدار، به عنوان مثال سیگنال X را یک میکنیم (بالاشمار) و مدار را اجرا میکنیم. در شکل 12، میبینیم که مدار از عدد صفر به عدد 3 مطابق انتظار شمارش کرده است (بیت MSB، بیت پایینی میباشد).



شکل 12


3. شمارنده BCD:

3-1. قطعات استفاده شده در مدار:

- نمایشگر 7 قطعه ای 7SEG-BCD
- Logicstate & Logicprobe
- تراشه 74190
- گیت nor
- ترمینال ground

توضیحات تراشه 74190:

تراشه 74190 که یک شمارنده BCD با قابلیت مقدار دهی اولیه و شمارش رو به بالا و یا پایین است که در شکل 13 صورت شماتیک آن را میبینیم که چه ورودی و چه خروجی های دارد. با مقدار دادن به ورودی های A,B,C,D میتوانیم با آن اعداد شمارش را شروع کنیم، و خروجی های QA,QB,QC,QD نیز خروجی BCD شمارنده ما است. توضیحات بقیه ی پین های این تراشه را در شکل 14 مشاهده میکنید.




شکل 13

Pin	Name	Description
1	UD (Up/Down)	When LOW, the counter counts up; when HIGH, the counter counts down.
2	CLK (Clock)	The counter advances on the rising edge of the clock signal.
3	PL (Parallel Load)	Loads the BCD value from A, B, C, and D inputs when LOW and EN is HIGH.
4	GND (Ground)	Ground (0V) connection.
5-8	NC (No Connect)	Pins are not internally connected; left unconnected.
11-14	QA, QB, QC, QD	Outputs representing the binary-coded decimal (BCD) value of the current count.
10	ENABLE (EN)	When HIGH, enables the counter to respond to clock and control inputs. When LOW, the counter is disabled.
15	RCO (Ripple Carry Output)	Generates a pulse on overflow (9 to 0) for cascading counters. Used as the clock input for another counter.
16	Vcc (Supply Voltage)	Positive supply voltage input, typically connected to +5V.

شکل 14

در شکل 15 نیز درون تراشه را میبینیم:



شکل 15

